

Resumo de Fundamentos Digitais:

Capítulos 1 ao 12

Capítulo 1: Conceitos Digitais Introdutórios

Os sistemas eletrônicos processam informações em formatos analógicos ou digitais. Grandezas analógicas são caracterizadas por variações contínuas ao longo do tempo, como temperatura ou pressão, e são tradicionalmente processadas por circuitos capazes de suportar potências elevadas. Por outro lado, sistemas digitais manipulam dados representados por valores discretos, o que permite o processamento, armazenamento e transmissão de informações de forma mais eficiente, confiável e imune a ruídos.

A transição entre esses dois domínios é evidenciada em arquiteturas de sinais mistos, como em tocadores de CD, nos quais os dados digitais gravados no disco óptico são lidos e direcionados a um conversor digital-analógico (DAC) para gerar uma reprodução contínua de áudio, que é subsequentemente amplificada de forma linear para acionar transdutores de som.

Os estados lógicos fundamentais são representados pelas tensões HIGH (nível lógico 1) e LOW (nível lógico 0). As faixas de tensão definidas por $V_{H(max)}$, $V_{H(min)}$, $V_{L(max)}$ e $V_{L(min)}$ asseguram a integridade dos estados lógicos contra perturbações externas, estabelecendo uma região inválida de transição que previne falhas lógicas indesejadas. As formas de onda digitais são compostas por sequências de pulsos que podem ser classificados como periódicos ou aperiódicos. O comportamento dinâmico de um pulso real não é ideal, sendo caracterizado por parâmetros temporais e distorções físicas.

As características fundamentais que descrevem a dinâmica temporal e estrutural de uma forma de onda de pulso periódico e as suas respectivas parametrizações físicas estão mapeadas abaixo :

Parâmetro Temporal	Limite de Medição e Definição Física	Comportamento Dinâmico Associado
Tempo de Subida (t_r)	Tempo transcorrido entre 10% e 90% da amplitude máxima na borda de subida (leading edge).	Determina a taxa de transição rápida e a resposta em alta frequência do circuito.
Tempo de Descida (t_f)	Tempo transcorrido entre 90% e 10% da amplitude máxima na borda de descida (trailing edge).	Define o comportamento de comutação de desligamento e descarga do circuito.
Largura de Pulso (t_w)	Intervalo temporal medido entre os pontos de 50% de amplitude das bordas de subida e descida.	Expressa a duração ativa do sinal sob o estado lógico HIGH.
Ciclo de Trabalho (Duty Cycle)	Razão percentual calculada pela fórmula: $\text{Duty Cycle} = (t_w / T) * 100\%$.	Mede a eficiência energética e o tempo relativo de condução periódica.

A relação fundamental entre o tempo e a frequência de repetição de formas de onda periódicas é dada por:

Onde f representa a frequência em hertz (Hz) e T indica o período em segundos (s). Por

exemplo, uma onda de clock operando a uma frequência de 3,2 GHz apresenta um período de transição extremamente rápido de 313 ps.

A transmissão dessas informações digitais em sistemas de processamento pode ocorrer por meio de transferência serial ou paralela. A transferência serial utiliza um único condutor para enviar dados bit a bit de forma sequencial, reduzindo a complexidade de cabeamento e o custo físico, embora limite a velocidade de transferência instantânea. Em contrapartida, a transferência paralela move múltiplos bits de dados simultaneamente através de barramentos físicos dedicados, o que acelera significativamente as taxas de transferência internas do sistema, porém exige maior espaço e roteamento físico de interconexões.

As operações digitais são coordenadas em nível de sistema por meio de funções integradas essenciais, que incluem a comparação de magnitudes, funções aritméticas de adição e subtração, codificação de estímulos mecânicos em dados numéricos, decodificação para exibição em displays visuais, seleção de dados via multiplexação, contagem e registro de dados de forma sequencial por meio de registradores de deslocamento.

A prototipagem e a análise prática desses circuitos contam com instrumentos específicos :

- **Osciloscópio:** Permite visualizar o comportamento temporal dos sinais digitais. Para a medição precisa dessas transições e níveis lógicos de tensão, é fundamental o uso de acoplamento DC para evitar a atenuação de componentes de baixa frequência e manter a referência de terra firme. Durante a comparação de sinais, deve-se realizar o disparo (trigger) com base na forma de onda de menor frequência.
- **Analisador Lógico:** Capaz de monitorar múltiplos canais simultaneamente, convertendo as transições físicas em diagramas de tempo complexos ou tabelas de dados binários estruturados.
- **Multímetro Digital (DMM):** Utilizado para verificar tensões de alimentação, continuidades físicas e integridade estática de componentes elétricos.

Como alternativa aos circuitos integrados de função fixa, os dispositivos de lógica programável (PLDs) surgem como uma solução que otimiza o espaço físico em placas de circuito impresso e reduz custos, permitindo que a arquitetura interna do hardware seja configurada por meio de software para atender a requisitos específicos.

Capítulo 2: Sistemas de Numeração, Operações e Códigos

A representação e o processamento de grandezas numéricas em sistemas digitais modernos baseiam-se em sistemas de numeração ponderados. A posição relativa de cada dígito em relação à vírgula decimal determina o peso numérico daquela posição, expresso como uma potência inteira da base (ou radix) do sistema correspondente. No sistema decimal (base 10), as potências são de base dez. No sistema binário (base 2), empregado essencialmente em sistemas digitais devido à facilidade de representação por dois níveis distintos de tensão, as posições assumem pesos ponderados por potências de dois.

Para a representação de valores fracionários em binário, os pesos posicionais decrescem à direita do ponto binário utilizando expoentes negativos de base dois :

Abaixo estão apresentados os pesos ponderados, as bases estruturais e as faixas de representação numérica padrão nos quatro sistemas lógicos de numeração mais difundidos na engenharia de computação :

Sistema de Numeração	Base (Radix)	Símbolos Permitidos	Exemplo de Representação Ponderada
Decimal	10	0, 1, 2, 3, 4, 5, 6, 7, 8, 9.	$480.52 = 4 \cdot 10^2 + 8 \cdot 10^1 + 0 \cdot 10^0 + 5 \cdot 10^{-1} + 2 \cdot 10^{-2}$.
Binário	2	0, 1.	$100101.01_2 = 12^5 + 12^2 + 12^0 + 12^{-2} = 37.25_{10}$.
Hexadecimal	16	0-9, A-F.	$1A2F_{16} = 1 \cdot 16^3 + 10 \cdot 16^2 + 2 \cdot 16^1 + 15 \cdot 16^0 = 6703_{10}$.
Octal	8	0, 1, 2, 3, 4, 5, 6, 7.	$3702_8 = 3 \cdot 8^3 + 7 \cdot 8^2 + 0 \cdot 8^1 + 2 \cdot 8^0 = 1986_{10}$.

A conversão entre diferentes sistemas de numeração envolve algoritmos sistemáticos. Para frações decimais, realiza-se multiplicações sucessivas por 2, onde a parte inteira resultante de cada multiplicação determina a sequência de bits fracionários. No caso de números inteiros, aplica-se o método de divisões sucessivas pelo radix 2, onde os restos obtidos em cada etapa geram a sequência binária a partir do bit menos significativo (LSB) até o mais significativo (MSB).

A aritmética binária básica segue regras fundamentais de carry (transbordo) para adição e borrow (empréstimo) para subtração. Para lidar com números negativos em hardware, os sistemas digitais modernos utilizam representações numéricas sinalizadas, nas quais o bit mais significativo (MSB) atua diretamente como bit de sinal: o valor 0 define um número positivo, e o valor 1 define um número negativo. A técnica do complemento de 2 é o padrão para números sinalizados. O complemento de 1 de um número binário consiste na simples inversão de todos os seus bits; ao somar o valor 1 ao resultado dessa inversão, obtém-se o complemento de 2. A vantagem da representação em complemento de 2 reside na simplificação do hardware aritmético, pois permite que as operações de subtração sejam realizadas por meio do somador padrão, bastando somar o minuendo ao complemento de 2 do subtraendo. O peso do MSB em complemento de 2 assume um valor negativo. Por exemplo, para um barramento de 8 bits, o MSB posicionado na sétima potência tem peso equivalente a -128. O transbordo de capacidade física do barramento, conhecido como overflow, ocorre quando o resultado de uma soma excede o limite de representação física de bits. Essa condição de erro manifesta-se quando a soma de dois números de sinais idênticos gera um resultado com o bit de sinal invertido.

Para expressar grandezas que exigem ampla faixa dinâmica ou alta precisão fracionária, emprega-se a notação de ponto flutuante. O padrão da precisão simples (IEEE 754) estrutura uma palavra de 32 bits de acordo com o seguinte mapeamento físico:

Onde S determina o sinal da mantissa, E define o expoente deslocado por uma constante de polarização (+127 em decimal) e F expressa a fração normalizada da mantissa com o bit mais significativo implícito omitido pelo hardware.

Códigos digitais e representações alfanuméricas desempenham papel crucial na comunicação e detecção de erros :

- **BCD (Binary Coded Decimal):** Codifica individualmente cada dígito decimal de 0 a 9 em um grupo binário de 4 bits. As combinações de 1010 a 1111 (de 10 a 15 em decimal) são consideradas inválidas por este código. Por exemplo, o valor decimal 8359 é codificado

diretamente em BCD como 1000 0013 0101 1001.

- **Código Gray:** Caracteriza-se pela transição de apenas um único bit entre estados adjacentes, eliminando estados lógicos intermediários incorretos comuns em encoders de rotação mecânica.
- **Código ASCII:** Padrão alfanumérico que codifica caracteres utilizando palavras de 7 bits (128 símbolos originais) ou extensões de 8 bits para atender a conjuntos de caracteres adicionais.
- **Detecção de Erros por Paridade:** Consiste na adição de um bit extra à palavra de dados para forçar o número total de bits "1" a ser par ou ímpar. Para o caractere ASCII "a" (1100001_2), contendo três bits lógicos ativos (número ímpar), o bit de paridade ímpar associado assume valor 0, enquanto para o caractere "A" (1000001_2), contendo dois bits ativos (par), o bit de paridade ímpar assume valor 1.
- **CRC (Cyclic Redundancy Check):** Método polinomial robusto que gera um checksum de verificação anexado ao fim de blocos extensos de dados, sendo amplamente utilizado para identificar múltiplos erros de transmissão em rajadas.

Capítulo 3: Portas Lógicas

As portas lógicas são os blocos construtivos fundamentais que implementam funções lógicas elementares. A operação de cada porta é descrita por meio de expressões matemáticas da Álgebra Booleana, tabelas verdade e diagramas de temporização dinâmica.

Abaixo estão resumidas as características e comportamentos dinâmicos de cada porta lógica elementar para um sistema genérico de duas entradas lógicas :

Porta Lógica	Expressão Booleana Equivalente	Saída Lógica para Entradas (A=0, B=0)	Saída Lógica para Entradas (A=0, B=1)	Saída Lógica para Entradas (A=1, B=0)	Saída Lógica para Entradas (A=1, B=1)
Inversor (NOT)	$X = A'$	1	1	0	0
AND	$X = A \cdot B$	0	0	0	1
OR	$X = A + B$	0	1	1	1
NAND	$X = (A \cdot B)'$	1	1	1	0
NOR	$X = (A + B)'$	1	0	0	0
XOR	$X = A'B + AB'$	0	1	1	0
XNOR	$X = AB + A'B'$	1	0	0	1

Para além das funções lógicas básicas, as portas lógicas físicas são caracterizadas por parâmetros elétricos e de desempenho. A corrente média de alimentação (I_{CC}) é calculada pela média aritmética entre as correntes em estado HIGH (I_{CCH}) e LOW (I_{CCL}) :

A dissipação de potência estática de uma porta lógica (P_D) é dada pelo produto da tensão de alimentação (V_{CC}) por essa corrente média de alimentação (I_{CC}) :

A aplicação sistemática das portas lógicas estende-se para funções computacionais de controle e processamento de sinal. A operação AND atua na prática como uma máscara seletiva, na qual uma entrada controlada com nível lógico LOW reseta o bit correspondente para zero. Por exemplo, a operação entre o dado 10100011_2 e a máscara de controle 00001111_2 resulta no isolamento do nibble de menor peso, gerando o resultado 00000011_2. Em contrapartida, a operação OR atua na ativação seletiva de bits; ao aplicar uma máscara de controle OR como 00100000_2 sobre um caractere ASCII correspondente a uma letra maiúscula, força-se a ativação do bit 5 para nível lógico HIGH, convertendo o caractere diretamente para a sua representação em letra minúscula.

As portas NAND e NOR possuem propriedades lógicas universais, o que significa que qualquer circuito digital complexo pode ser implementado utilizando exclusivamente portas NAND ou portas NOR. Essa característica simplifica a fabricação em escala industrial e reduz a diversidade de componentes necessários no desenvolvimento de hardware.

O comportamento físico das portas lógicas é determinado pela tecnologia dos transistores utilizados. As duas principais famílias lógicas de circuitos integrados comerciais são a família TTL, baseada em transistores bipolares de junção, e a família CMOS, baseada em transistores de efeito de campo de metal-óxido-semicondutor. A família CMOS caracteriza-se pelo baixíssimo consumo de potência estática e alta imunidade ao ruído, enquanto as versões tradicionais TTL se destacam pela velocidade de chaveamento rápido, embora possuam maior consumo de corrente estática.

Fabricantes de circuitos integrados especificam limites estritos de operação nos datasheets, incluindo tensões de alimentação (V_{CC}), correntes máximas suportadas por terminal de conexão (I_{in} , I_{out}) e potência máxima dissipada (P_D). Na prática, as conexões físicas utilizam encapsulamentos padronizados como DIP (Dual In-line Package, com pinos de inserção passante through-hole) e SMT (Surface Mount Technology, como SOIC, PLCC e LCCC, projetados para soldagem direta sobre as trilhas da superfície da placa e redução de espaço útil).

A especificação de circuitos digitais modernos utiliza linguagens de descrição de hardware (HDLs), como VHDL e Verilog. Nestas linguagens, a arquitetura lógica e as conexões físicas não são desenhadas manualmente, mas sim descritas textualmente. No VHDL, por exemplo, define-se a interface de entrada e saída por meio da declaração entity, e o comportamento lógico correspondente é programado na architecture. No Verilog, as portas lógicas e os sinais associados são especificados dentro de uma única estrutura modular denominada module.

Capítulo 4: Álgebra Booleana e Simplificação Lógica

A Álgebra Booleana fornece a base matemática para a simplificação e análise de circuitos lógicos. Variáveis booleanas podem assumir apenas os valores lógicos 0 ou 1, sendo representadas por letras em itálico. Complementos representam a inversão das variáveis, indicada por uma barra superior ($\bar{A}$). Um literal define-se como uma variável simples ou o seu respectivo complemento.

A simplificação sistemática de expressões lógicas baseia-se em leis e regras fundamentais :

- **Lei Comutativa:** A ordem dos fatores não altera o resultado final da operação ($A + B = B + A$ e $AB = BA$).
- **Lei Associativa:** O agrupamento de variáveis em uma operação de soma ou multiplicação não altera o resultado lógico ($A + (B + C) = (A + B) + C$ e $A(BC) = (AB)C$).
- **Lei Distributiva:** Permite a fatoração de termos comuns de forma análoga à álgebra clássica ($AB + AC = A(B + C)$).

As doze regras fundamentais que regem a manipulação e simplificação booleana estão descritas a seguir :

A análise de equivalência lógica dessas regras e comportamentos pode ser demonstrada graficamente por meio de Diagramas de Venn. Por exemplo, a comprovação algébrica estrita da Regra 12 decorre da expansão distributiva e da aplicação sucessiva das demais leis lógicas :

Os teoremas de DeMorgan estabelecem as equivalências lógicas para a simplificação de barras de inversão sobre múltiplos termos :

- **Primeiro Teorema de DeMorgan:** O complemento de um produto é igual à soma dos complementos das variáveis individuais :

Este teorema converte uma operação NAND em uma equivalência Negative-OR (porta OR com entradas ativas em nível baixo).

- **Segundo Teorema de DeMorgan:** O complemento de uma soma é igual ao produto dos complementos das variáveis individuais :

Este teorema converte uma operação NOR em uma equivalência Negative-AND (porta AND com entradas ativas em nível baixo).

As expressões booleanas simplificadas podem ser expressas em duas formas canônicas padronizadas: a forma de Soma de Produtos (SOP, Sum-of-Products) e a forma de Produto de Somas (POS, Product-of-Sums). Na forma padrão SOP, todas as variáveis do domínio do problema devem estar presentes em cada termo individual. Caso uma variável esteja ausente, o termo é expandido multiplicando-o pela soma da variável omitida com o seu próprio complemento ($C + \bar{C} = 1$), sem alterar o resultado lógico do circuito. Para a forma padrão POS, os termos de soma incompletos são expandidos somando-se o produto da variável ausente com o seu complemento ($C \cdot \bar{C} = 0$) e aplicando-se a Regra 12 da álgebra booleana.

O Mapa de Karnaugh (K-Map) é uma ferramenta gráfica utilizada para a simplificação sistemática de expressões lógicas de 3 a 5 variáveis. Ele é estruturado em células adjacentes organizadas em código Gray, gerando células vizinhas que diferem pela variação de apenas um único bit. O preenchimento do mapa é feito a partir da tabela verdade ou dos termos da expressão lógica; em seguida, os valores lógicos 1 são agrupados em blocos de potências de dois (1, 2, 4, 8, 16). A simplificação ocorre pela eliminação das variáveis que mudam de estado lógico ao cruzar as fronteiras físicas dos agrupamentos selecionados.

Capítulo 5: Análise de Lógica Combinacional

Na lógica combinacional, as saídas em qualquer instante de tempo dependem exclusivamente da combinação dos níveis lógicos presentes nas entradas naquele mesmo instante. A simplificação de expressões booleanas na forma de Soma de Produtos (SOP) permite a implementação física direta do circuito lógico por meio de arranjos de portas AND-OR de dois níveis lógicos. Quando a saída de um arranjo SOP é invertida, o circuito é denominado AND-OR-Invert (AOI), estrutura que se adequa à implementação de expressões na forma de Produto de Somas (POS) após a aplicação dos teoremas de DeMorgan.

Em circuitos combinacionais de múltiplos níveis, o atraso de propagação total ($t_{p(\text{total})}$) ao longo do caminho crítico (o caminho mais longo que o sinal percorre desde qualquer entrada até a saída) é estimado de forma simplificada pela soma dos atrasos individuais de propagação de cada porta lógica ($t_{pd(\text{porta}, i)}$) contida nesse caminho :

A propriedade de universalidade das portas NAND e NOR permite a construção de qualquer circuito lógico utilizando apenas um desses componentes, conforme as conexões físicas equivalentes detalhadas a seguir :

- **Inversor (NOT) via NAND:** Obtido curto-circuitando os terminais de entrada de uma porta NAND de duas entradas lógicas.
- **Porta AND via NAND:** Implementada direcionando a saída de uma porta NAND padrão diretamente para os terminais de entrada curto-circuitados de uma segunda porta NAND que atua como inversor lógico.
- **Porta OR via NAND:** Implementada aplicando inversores lógicos (construídos com

portas NAND com entradas em comum) em cada um dos terminais de entrada de uma terceira porta NAND central.

- **Inversor (NOT) via NOR:** Construído conectando fisicamente os terminais de entrada de uma porta NOR de duas entradas em comum.
- **Porta OR via NOR:** Desenvolvida roteando a saída de uma porta NOR lógica padrão para uma segunda porta NOR conectada como inversor de sinal.

A análise de circuitos combinacionais complexos sob estímulos dinâmicos requer o desenvolvimento de diagramas de tempo. O procedimento envolve rastrear os pulsos de entrada através de cada nó interno do circuito para determinar os diagramas lógicos intermediários. Esse mapeamento dinâmico assegura a identificação de possíveis atrasos de propagação e falhas transitórias (glitches) no circuito.

A análise e a síntese prática de lógica combinacional contam com ferramentas de simulação virtual, como o Logic Converter do software Multisim. Essa ferramenta permite extrair e converter tabelas verdade diretamente em expressões booleanas simplificadas, além de realizar a conversão automática de diagramas esquemáticos para suas respectivas formas padrão SOP ou POS.

Capítulo 6: Funções da Lógica Combinacional

As funções de lógica combinacional são blocos lógicos integrados projetados para executar tarefas complexas de processamento digital de dados em sistemas mais robustos.

Abaixo estão detalhados os principais blocos funcionais combinacionais:

Circuitos Somadores Aritméticos

A adição binária de dados em silício é realizada por meio de circuitos somadores. O Meio Somador (Half-Adder) recebe dois bits de entrada (A e B) e gera duas saídas lógicas: a Soma (S) e o Carry-out (C_{out}), expressas pelas equações booleanas $S = A \oplus B$ e $C_{out} = AB$. O Somador Completo (Full-Adder) inclui uma entrada adicional para o carry de entrada (C_{in}), permitindo a propagação de transbordos de somas anteriores. Um Full-Adder pode ser implementado por meio da cascata lógica de dois Half-Adders combinados a uma porta OR. As expressões booleanas fundamentais que definem a operação de um somador completo (Full-Adder) de bit único para as saídas de Soma (S) e Carry-out (C_{out}), a partir das entradas A, B e carry-in (C_{in}), são dadas por :

Abaixo está detalhada a tabela verdade completa que descreve as transições lógicas de um bloco funcional somador completo de bit único sob todas as combinações lógicas de entrada possíveis :

Entrada A	Entrada B	Carry-in (C_{in})	Carry-out (C_{out})	Soma (S)
0	0	0	0	0.
0	0	1	0	1.
0	1	0	0	1.
0	1	1	1	0.
1	0	0	0	1.
1	0	1	1	0.
1	1	0	1	0.
1	1	1	1	1.

Para somar palavras de múltiplos bits, os Full-Adders são conectados em paralelo. Nos

somadores do tipo Ripple Carry, o Carry-out de cada estágio é conectado diretamente ao C_{in} do estágio seguinte. Esse arranjo apresenta limitação de velocidade devido ao atraso de propagação acumulado conforme o carry se propaga pelos estágios. Para contornar essa limitação em circuitos de alta velocidade, utiliza-se a técnica de Look-Ahead Carry, que antecipa logicamente os termos de geração ($G_i = A_i B_i$) e propagação ($P_i = A_i \vee B_i$) de carry, minimizando o tempo total de resposta.

No projeto de somadores de alta velocidade, a técnica de Look-Ahead Carry elimina o atraso de propagação sequencial (ripple carry) ao definir os termos lógicos de Geração de Carry (G_i) e Propagação de Carry (P_i) para cada estágio de bit i :

Com esses termos, o carry de saída para o próximo estágio (C_{i+1}) é calculado de forma antecipada e paralela através da relação :

Comparadores de Magnitude

A comparação entre duas palavras binárias (A e B) determina relações de igualdade ou desigualdade ($A > B$, $A < B$). A igualdade lógica de bit único é realizada por meio de portas XOR ou XNOR; portas XNOR associadas a uma porta AND geral validam a equivalência de palavras de múltiplos bits. Comparadores integrados fornecem pinos de cascadeamento para expandir a comparação de dados para palavras de 8 bits ou mais sem perda de desempenho.

Decodificadores (Decoders)

Detectam códigos binários de entrada de n bits e ativam uma única saída correspondente entre as 2^n alternativas disponíveis. Decodificadores comerciais de uso comum, como o decodificador BCD para displays de 7 segmentos (ex: 74LS47), utilizam saídas ativas em nível baixo para acionar displays de anodo comum e incluem lógica de supressão de zeros não significativos.

Codificadores (Encoders)

Realizam a operação inversa dos decodificadores, convertendo uma linha ativa de entrada em um código binário equivalente na saída. O codificador de prioridade (ex: 74HC147) trata a condição de múltiplas entradas ativas simultaneamente, gerando na saída o código correspondente à entrada de maior valor numérico.

Conversores de Código

Circuitos integrados combinacionais projetados para converter dados entre diferentes formatos de representação, como as conversões de binário puro para código Gray e de Gray para binário por meio de matrizes de portas XOR.

Multiplexadores (MUX)

Funcionam como seletores de dados digitais, roteando as informações de uma dentre várias linhas de entrada para uma única saída comum, sob o controle de variáveis de seleção lógicas. Por exemplo, em um multiplexador de quatro canais controlados por duas variáveis de seleção (S_1 , S_0), a aplicação do estado de seleção 10₂ roteia os dados do canal de entrada D_2

para a saída lógica geral.

Demultiplexadores (DEMUX)

Realizam a distribuição de dados digitais, direcionando as informações de uma única linha de entrada comum para uma dentre várias saídas selecionáveis. Circuitos decodificadores de uso geral (ex: 74LS138) podem ser configurados como demultiplexadores utilizando as linhas de seleção de endereço como seletoras de saída e aplicando os dados na entrada de habilitação (Enable).

Geradores e Verificadores de Paridade

Essenciais em sistemas de transmissão de dados, estes circuitos (ex: 74LS280) processam palavras de múltiplos bits utilizando cascatas de portas XOR para gerar ou verificar a paridade do sinal, permitindo a detecção básica de erros na recepção.

Capítulo 7: Latches, Flip-Flops e Temporizadores

Dispositivos sequenciais necessitam de elementos de memória estáveis. Os latches são circuitos de memória biestáveis temporários que operam de forma assíncrona, onde as saídas respondem diretamente às variações nas entradas independentemente de um sinal de sincronismo.

O latch S-R (Set-Reset) básico pode ser construído com portas NOR (ativo em nível alto) ou portas NAND (ativo em nível baixo, amplamente utilizado em circuitos debounce de chaves mecânicas, como o circuito integrado 74LS279A). O latch S-R apresenta uma condição inválida quando ambas as entradas de Set e Reset são ativadas simultaneamente. O latch D resolve essa limitação por meio de um inversor integrado que garante que as entradas internas sejam sempre opostas.

Os flip-flops diferem dos latches por operarem de forma síncrona, onde as saídas mudam de estado apenas em instantes determinados pela transição (borda de subida ou descida) de um sinal de sincronismo denominado clock.

- **Flip-Flop D:** Transfere o nível lógico da entrada D para a saída Q no instante da borda ativa do clock.
- **Flip-Flop J-K:** Apresenta maior versatilidade, operando nos modos de repouso (no change), reset ($K = 1$), set ($J = 1$) e chaveamento (toggle, quando as entradas J e K são mantidas em nível lógico HIGH simultaneamente).

A análise temporal de flip-flops em silício real exige conformidade com parâmetros temporais específicos, sob risco de falhas de estabilidade lógica ou ocorrência de estados de metaestabilidade :

- **Atraso de Propagação (t_{PLH} , t_{PHL}):** Intervalo de tempo medido entre o ponto de 50% de amplitude da borda de disparo do clock e o correspondente ponto de 50% de transição na saída Q.
- **Tempo de Setup ($t_{\text{span}_84}(\text{start_span})[\text{span}_84](\text{end_span})\text{s}$):** Intervalo de tempo mínimo que o nível de tensão de dados deve estar estável na entrada física antes da transição de disparo do clock.
- **Tempo de Hold (t_{h}):** Intervalo de tempo mínimo que o nível lógico de dados deve permanecer sem variação física na entrada após a ocorrência da transição do clock.

A frequência de clock máxima teórica de operação ($f_{\max(FF)}$) admissível para um único flip-flop sob restrições de temporização estritas é inversamente proporcional à soma do seu tempo de propagação interno (t_{pd}) com o seu tempo de setup (t_s):

O circuito integrado temporizador 555 é um componente amplamente utilizado na geração de pulsos e temporizações lógicas. Em sua configuração monostável, ele funciona como um multivibrador de disparo único (one-shot), gerando um pulso de saída com largura determinada pelos componentes da malha externa R_1 e C_1 :

Na configuração astável, o temporizador opera como um oscilador autônomo de funcionamento livre, cuja frequência de oscilação é definida pela carga de C_1 através de R_1 e R_2 e descarga através de R_2 :

Na configuração astável, o ciclo de trabalho (Duty Cycle) representa a razão percentual entre a largura do pulso ativo HIGH (t_w) e o período total do sinal (T), sendo calculado pela relação entre os resistores externos:

Capítulo 8: Contadores

Os contadores são os circuitos sequenciais projetados para percorrer uma sequência predefinida de estados lógicos sob o estímulo de pulsos de clock. O número de estados únicos dessa sequência define o módulo (modulus) do contador.

Contadores Assíncronos (Ripple Counters)

Caracterizam-se pelo fato de que o sinal de clock comum não é aplicado simultaneamente a todos os estágios de flip-flops. Apenas o primeiro estágio (referente ao bit menos significativo, LSB) recebe o clock externo direto; os estágios subsequentes são disparados pela saída do estágio anterior. Essa disposição em cascata gera um atraso de propagação acumulado (ripple effect), limitando a frequência máxima de operação segura do contador, pois os bits não mudam de estado simultaneamente. Um exemplo integrado comercial dessa categoria é o contador assíncrono de década em cascata 74LS90.

Nos contadores assíncronos (Ripple Counters), o atraso acumulado total é proporcional ao número de flip-flops (N). Para garantir o funcionamento correto, a frequência máxima de operação ($f_{\max(\text{assíncrono})}$) de um contador de N bits com flip-flops de tempo de propagação individual t_{pd} é limitada por :

Contadores Síncronos

Todos os flip-flops compartilham o mesmo sinal de clock geral e mudam de estado simultaneamente, eliminando os atrasos de propagação acumulados característicos dos contadores assíncronos. Esse comportamento síncrono é obtido por meio de circuitos de controle combinacionais que determinam os próximos estados lógicos de cada flip-flop. Em contadores binários síncronos de múltiplos bits, a transição lógica de cada estágio é coordenada por portas de controle AND lógicas que decodificam se todos os estágios de menor peso estão simultaneamente ativos no nível lógico HIGH.

Nos contadores síncronos, todos os flip-flops mudam de estado em paralelo, porém a frequência máxima de operação ($f_{\max(\text{síncrono})}$) é limitada pelo tempo de propagação do flip-flop (t_{pd}), pelo atraso da lógica de controle de próximo estado ($t_{pd(\text{portas})}$) e

pelo tempo de setup (t_s) do flip-flop seguinte :

Contadores Up/Down

Apresentam lógica combinacional de controle que permite inverter o sentido da sequência de contagem (crescente ou decrescente) com base no nível lógico aplicado a um pino de controle específico.

Metodologia de Projeto de Contadores Síncronos

O projeto de contadores síncronos para sequências arbitrárias segue etapas sistemáticas :

1. Determinação do diagrama de estados e tabela de próximos estados lógicos com base na sequência desejada.
2. Mapeamento das transições de estado para identificar as entradas lógicas requeridas em cada flip-flop, utilizando tabelas de transição específicas para flip-flops J-K :
1. Simplificação das funções de entrada de cada flip-flop por meio de mapas de Karnaugh e posterior implementação física do circuito resultante.

Associação em Cascata (Cascaded Counters)

Para obter contadores com módulos elevados, os estágios de contagem são conectados em cascata, onde a habilitação do estágio seguinte ocorre apenas no instante em que o estágio anterior atinge seu estado terminal de contagem (Terminal Count). O módulo resultante de contadores em cascata é o produto dos módulos individuais de cada estágio. Por exemplo, a associação de dois contadores módulo 16 em série resulta em um divisor de frequência com módulo equivalente a $16 \times 16 = 256$.

Capítulo 9: Registradores de Deslocamento (Shift Registers)

Registradores de deslocamento são circuitos sequenciais constituídos por arranjos de flip-flops interconectados, destinados ao armazenamento temporário e à movimentação de dados em sistemas digitais. Diferem dos contadores por não apresentarem uma sequência cíclica padrão de estados internos, operando primordialmente no deslocamento de bits sob pulsos de clock. A capacidade de armazenamento do registrador é diretamente determinada pelo número de estágios (flip-flops) que o compõem, onde cada flip-flop armazena exatamente um bit de dados. Quando utilizado como uma linha de atraso temporizada para dados seriais, um registrador de deslocamento SISO contendo N estágios (flip-flops) operando sob uma frequência de clock f_{clock} introduz um atraso de tempo total (t_{atraso}) calculado por:

Onde T_{clock} representa o período do clock do sistema.

A classificação sistemática dos registradores de deslocamento fundamenta-se nas metodologias físicas de escrita de dados de entrada e na subsequente leitura de dados de saída no barramento :

Configuração do Registrador	Modo de Escrita (Entrada)	Modo de Leitura (Saída)	Aplicações Comuns em Barramentos
SISO (Serial-In /	Serial sequencial bit a	Serial sequencial bit a	Linhas de transmissão

Configuração do Registrador	Modo de Escrita (Entrada)	Modo de Leitura (Saída)	Aplicações Comuns em Barramentos
Serial-Out)	bit.	bit.	de longa distância e buffers de atraso dinâmico.
SIPO (Serial-In / Parallel-Out)	Serial sequencial bit a bit.	Paralela simultânea de todos os estados.	Demultiplexação de dados e barramentos receptores seriais.
PISO (Parallel-In / Serial-Out)	Paralela simultânea sob pino LOAD.	Serial sequencial bit a bit.	Transmissores seriais, telemetria e interfaces periféricas de barramento.
PIPO (Parallel-In / Parallel-Out)	Paralela simultânea completa.	Paralela simultânea completa.	Buffers temporários de memória de alta velocidade (caches).

Registradores de deslocamento bidirecionais permitem alterar o sentido de deslocamento dos bits (esquerda ou direita) por meio de circuitos lógicos de controle internos (ex: circuito integrado de 4 bits 74HC194).

Estes dispositivos também podem ser configurados como contadores cíclicos de deslocamento :

- **Contador Johnson:** A saída invertida ($\bar{Q}$) do último estágio é realimentada diretamente na entrada do primeiro estágio, gerando uma sequência de estados sem transições espúrias com módulo equivalente a $2N$, onde N representa o número de estágios de flip-flops.
- **Contador em Anel (Ring Counter):** A saída não invertida (Q) do último estágio é realimentada na entrada do primeiro estágio, circulando continuamente um único bit ativo ("1") ao longo do anel.

As principais aplicações práticas dos registradores de deslocamento incluem a conversão de protocolos de comunicação serial-paralela, geração de atrasos temporizados em barramentos e implementação de buffers de memória temporária.

Capítulo 10: Memória e Armazenamento (Memory and Storage)

Memórias semicondutoras são circuitos projetados para o armazenamento temporário ou permanente de informações digitais. A arquitetura de computadores organiza esses dispositivos em uma estrutura hierárquica. Nesta hierarquia, os registradores internos da CPU e memórias Cache (baseadas em SRAM) oferecem os menores tempos de acesso a um custo por bit elevado, seguidos pela memória principal do sistema (DRAM) e dispositivos de armazenamento secundário não voláteis (memórias flash, mídias magnéticas e ópticas). A menor unidade lógica armazenável é o bit, mantido em uma célula de memória individual. Estas células são organizadas de forma bidimensional em matrizes de linhas e colunas, onde o acesso a um determinado byte de dados requer um endereço binário exclusivo. A capacidade de armazenamento e o endereçamento de uma matriz de memória semicondutora dependem diretamente do número de linhas de endereço (A) e da largura da palavra de dados em bits (N). O número de locais de memória endereçáveis (M) e a

capacidade total de armazenamento em bits (C) são dados pelas fórmulas:

Por exemplo, uma memória que possui 10 linhas de endereço ($A = 10$) e armazena palavras de 8 bits ($N = 8$) possui 1024 locais endereçáveis, resultando em uma capacidade total de armazenamento de 8192 bits.

Memórias RAM (Random-Access Memory - Voláteis)

Perdem as informações armazenadas se a alimentação elétrica for interrompida.

- **SRAM (Static RAM):** Utiliza células baseadas em latches com múltiplos transistores por célula. Destaca-se pelo tempo de acesso reduzido e alta velocidade, dispensando circuitos de atualização de carga.
- **DRAM (Dynamic RAM):** Armazena o bit na forma de carga elétrica em pequenos capacitores internos. Devido à perda natural de carga desses capacitores ao longo do tempo, requer circuitos de atualização periódica (refresh) para manter a integridade dos dados armazenados.

Memórias ROM (Read-Only Memory - Não Voláteis)

Retêm as informações armazenadas mesmo após a interrupção da alimentação elétrica.

- **PROM (Programmable ROM):** Programável uma única vez pelo usuário por meio do rompimento elétrico de fusíveis microscópicos.
- **EPROM (Erasable PROM):** Permite apagamento total dos dados por meio de exposição a radiação ultravioleta, permitindo posterior regravagem.
- **EEPROM (Electrically Erasable PROM):** Permite apagamento e escrita elétrica byte a byte, facilitando atualizações parciais do firmware.

Memória Flash

Dispositivo não volátil que combina características da EEPROM e da RAM, permitindo escrita e leitura rápidas organizadas em blocos ou páginas, sendo a tecnologia padrão para mídias de armazenamento de estado sólido (SSDs).

A capacidade total de memória e o tamanho da palavra de dados podem ser expandidos associando múltiplos circuitos integrados de memória. Esse arranjo é implementado compartilhando os barramentos de endereço e de dados lógicos e controlando individualmente os pinos de seleção de chip (Chip Select, CS) por meio de circuitos decodificadores.

Capítulo 11: Lógica Programável e Software (Programmable Logic)

Circuitos integrados de função fixa, que possuem comportamento lógico predefinido de fábrica, podem ser substituídos por dispositivos de lógica programável (PLDs). Os PLDs oferecem flexibilidade de projeto, pois permitem implementar e alterar circuitos digitais diretamente por meio de software, otimizando o espaço físico em placas de circuito impresso.

Classificação das Arquiteturas de Silício Programável

Os dispositivos de lógica programável variam em complexidade e arquitetura interna :

- **SPLD (Simple Programmable Logic Device):** Matriz programável AND conectada a uma matriz OR fixa ou programável, como os arranjos comerciais PAL (AND programável e OR fixa) e GAL (Generic Array Logic). Os componentes GAL destacam-se pela capacidade de reprogramação elétrica e pela incorporação de macrocélulas lógicas de saída programáveis (OLMCs, Output Logic Macrocells), que contêm circuitos capazes de configurar saídas ativas em nível alto ou baixo, síncronas (registradas) ou assíncronas (combinacionais).
- **CPLD (Complex Programmable Logic Device):** Consiste em múltiplos blocos funcionais semelhantes a SPLDs agrupados em um mesmo chip de silício e interconectados de forma flexível por meio de uma matriz de roteamento global central de sinais. Os CPLDs mantêm a previsibilidade de tempos de atrasos temporais físicos de chaveamento de sinais e possuem memória de configuração não volátil integrada de fábrica.
- **FPGA (Field Programmable Gate Array):** Arquitetura altamente reconfigurável constituída de forma bidimensional por uma matriz densa de Blocos Lógicos Configuráveis (CLBs) cercados por caminhos de roteamento elétrico programáveis de sinais e por blocos de entrada/saída elétricos.

Abaixo está mapeada a correlação estrutural e as diferenças de encapsulamento, capacidade de integração de portas lógicas e tecnologias de hardware associadas aos três principais tipos de arquiteturas de lógica programável (PLDs) :

Característica Estrutural	SPLD (ex: GAL22V10)	CPLD (ex: família comercial)	FPGA (ex: padrão baseado em SRAM)
Densidade Lógica de Portas	Baixa (dezenas a centenas de portas equivalentes).	Média (milhares de portas lógicas equivalentes).	Elevada (milhares a milhões de portas lógicas complexas).
Célula Construtiva Básica	Macro célula lógica de saída com lógica AND/OR dedicada.	Blocos lógicos complexos funcionais acoplados.	Bloco Lógico Configurável (CLB) com gerador Lookup Table.
Volatilidade Física	Não volátil (reprogramável via EEPROM integrada).	Não volátil (retém as interconexões lógicas sem energia).	Altamente volátil (requer memória EEPROM externa de boot).
Flexibilidade de Hardware	Baixa; limitada a termos de soma e registradores simples.	Moderada; suporta máquinas de estados complexas determinísticas.	Altíssima; permite incorporar núcleos dedicados em silício.

O Bloco Lógico Configurável (CLB) de um FPGA moderno é constituído por três elementos principais :

1. **Lookup Table (LUT):** Memória rápida projetada para implementar funções lógicas combinacionais simplificadas de múltiplas entradas por meio de busca em tabela verdade.
2. **Flip-Flop Configurável:** Destinado a registrar dados lógicos e implementar funções sequenciais síncronas.
3. **Multiplexadores:** Utilizados para direcionar os caminhos dos dados lógicos, permitindo desviar dos flip-flops caso seja necessário implementar lógica estritamente combinacional.

O desenvolvimento e a implementação prática de circuitos lógicos nesses dispositivos utilizam softwares específicos de projeto que gerenciam de forma automática o fluxo completo de hardware. O fluxo de projeto estruturado compreende as etapas sequenciais abaixo :

- **Entrada de Projeto:** Inserção gráfica do circuito (por meio de diagramas de esquemáticos tradicionais) ou descrição textual das equações lógicas utilizando linguagens de descrição de hardware (HDLs), como VHDL ou Verilog.
- **Simulação Funcional:** Execução do modelo lógico com geração de diagramas de ondas no tempo para validação lógica do circuito sem considerar os atrasos físicos do silício.
- **Compilação e Síntese Lógica:** Tradução do código lógico em uma lista de conexões elétricas lógicas de primitivas do chip físico (netlist).
- **Posicionamento e Roteamento (Fitting):** Processo automático no qual o compilador define o posicionamento exato das funções descritas nos CLBs internos e realiza o roteamento físico dos fios elétricos internos de conexões no chip de destino.
- **Download:** Gravação direta do arquivo de dados lógicos gerado pelo compilador (bitstream) na memória física de programação do circuito de destino.

Capítulo 12: Interfaciamento de Sinais, Processamento e Conceitos de Computadores

O processamento digital de dados em sistemas reais exige um fluxo de conversão entre as grandezas contínuas analógicas físicas e as palavras discretas binárias processadas por computadores de silício.

O processamento de sinais analógicos e digitais e o interfaciamento de dados contam com equações e teoremas matemáticos fundamentais:

Teorema da Amostragem de Nyquist Para garantir que um sinal analógico seja amostrado e posteriormente reconstruído sem perda de informação por sobreposição (*aliasing*), a frequência de amostragem (f_s) deve ser pelo menos o dobro da frequência analógica máxima contida no sinal original ($f_{a(max)}$):

O período de amostragem correspondente (T_s) é dado pelo inverso da frequência de amostragem:

Resolução e Tamanho do Degrau (Step Size) A menor variação analógica de tensão que pode ser detectada por um ADC ou gerada por um DAC de n bits sob uma faixa máxima de tensão de fundo de escala ($V_{\{max\}}$) é dada pelo tamanho do degrau (*step size*):

A resolução também pode ser expressa percentualmente em relação ao número total de níveis de transição possíveis ($2^n - 1$):

Tensão de Saída Analógica de um DAC Para um conversor digital-analógico (DAC) com uma tensão de fundo de escala ($V_{\{max\}}$), a tensão de saída analógica ($V_{\{out\}}$) correspondente a um código digital de valor decimal D é calculada por:

Tempo de Conversão de um ADC do tipo SAR O tempo de conversão ($T_{\{conv\}}$) necessário para que um conversor por aproximações sucessivas (SAR) de N bits complete a digitalização de uma amostra depende do número de bits e do período de clock do conversor ($T_{\{clk\}}$), ou de sua frequência de clock ($f_{\{clk\}}$):

Amostragem de Sinais e Conversão Analógico-Digital (ADC)

Os conversores analógico-digitais quantizam sinais contínuos de tensão em palavras binárias correspondentes. Os métodos de conversão variam em velocidade de conversão e

complexidade de hardware, conforme detalhado a seguir :

- **ADC por Aproximações Sucessivas (SAR):** Utiliza um registrador interno que testa de forma sistemática bit a bit (do MSB ao LSB), aplicando o valor em um comparador analógico contra um sinal gerado por um DAC interno, de modo que o resultado converge rapidamente para a representação binária correspondente. Apresenta boa resolução e custos moderados.
- **ADC de Conversão Direta (Flash):** Utiliza uma matriz linear de comparadores analógicos simultâneos cuja referência de tensão é definida por um divisor resistivo de precisão de limiares lógicos de comutação. Permite velocidade extremamente alta, porém apresenta alta complexidade física, exigindo $2^N - 1$ comparadores de alta potência para uma resolução de dados de N bits.
- **ADC de Rampa Dupla (Dual-Slope):** Executa a integração linear analógica do sinal de tensão de entrada durante um período fixo de tempo e, posteriormente, descarrega a tensão por meio de uma referência controlada. Oferece excelente rejeição de ruído elétrico e altíssima resolução, porém sua velocidade de conversão é baixa.

Conversão Digital-Analógica (DAC)

Conversores do tipo DAC traduzem palavras digitais lógicas de controle em níveis de tensão contínuos analógicos equivalentes. Os projetos de maior destaque comercial baseiam-se em matrizes do tipo R-2R Ladder, que utilizam apenas dois valores padronizados de resistores de precisão organizados em uma malha de divisão de corrente, contornando a dificuldade de fabricação de resistores de pesos exponenciais múltiplos.

Arquitetura Básica de Computadores e Microcontroladores

Computadores digitais executam instruções lógicas de dados em alta velocidade por meio de blocos de controle estruturados. O sistema de hardware central divide-se em cinco subunidades principais :

1. **Unidade de Entrada:** Recebe as instruções lógicas de dados e de programas e direciona à unidade de memória.
2. **Unidade de Memória:** Armazena de forma temporária ou permanente as instruções do programa e os dados associados.
3. **Unidade de Controle (UC):** Interpreta as instruções do programa e gera os respectivos sinais de controle temporizados para coordenar as demais unidades do sistema.
4. **Unidade Aritmética e Lógica (ALU):** Realiza os cálculos matemáticos lógicos do sistema de forma síncrona.
5. **Unidade de Saída:** Direciona e apresenta as informações processadas na memória interna para o operador ou para transdutores externos.

Na distinção física de arquiteturas, um microprocessador consiste em um circuito integrado contendo essencialmente a unidade de processamento central (CPU), necessitando de barramentos e memórias externas de acesso para operar de forma completa. Em contrapartida, um microcontrolador integra em um único circuito de silício a CPU, memórias de dados (RAM), memórias não voláteis de programa (Flash), barramentos físicos de interfaces periféricas (como UART, SPI, I²C), temporizadores e canais internos de conversores ADC.

Um exemplo prático e difundido de plataforma de prototipagem baseada em microcontrolador é a placa Arduino Uno R3. A estrutura de hardware central e os barramentos de interface integrados nessa placa de desenvolvimento estão listados a seguir :

Recurso do Hardware Integrado	Especificação Técnica Física Associada	Função Principal na Placa
Microcontrolador Central	Atmel ATmega328, processador RISC de 8 bits.	Unidade de processamento de instruções e execução de código.
Memória Flash de Programa	32 KB de armazenamento não volátil interno.	Armazenamento de sketches (firmware do utilizador compilado).
Memória SRAM de Dados	2 KB de acesso rápido volátil.	Armazenamento dinâmico de variáveis lógicas em tempo de execução.
Frequência de Operação	Oscilador de cristal de quartzo de 16 MHz.	Define o sinal síncrono geral de clock do sistema.
Pinos Digitais de Entrada/Saída	14 pinos I/O (com 6 canais dedicados à saídas PWM).	Controle de saídas lógicas HIGH/LOW ou leitura de sensores discretos.
Canais de Entrada Analógica	6 canais integrados mapeados de A_0 a A_5.	Leitura de sensores analógicos por conversão de tensão (0 a 5V).

O desenvolvimento de programas e de firmware para esta plataforma ocorre por meio da IDE do Arduino utilizando a sintaxe do C/C++. O código fonte principal (denominado sketch) apresenta uma estrutura síncrona dividida em duas funções principais de sistema :

- **void setup():** Função executada uma única vez no momento do boot ou inicialização física da placa, sendo destinada à configuração de registradores internos, velocidades de barramentos de comunicação serial e definição de direções de pinos I/O de dados, como o comando `pinMode(LED_BUILTIN, OUTPUT)`.
- **void loop():** Função de controle contínua cíclica, executada indefinidamente enquanto o microcontrolador estiver energizado, responsável pelo processamento lógico, tomada de decisões e alteração dos estados das saídas elétricas do hardware.

Glossário de Termos Técnicos

- **Aliasing:** Distorção harmônica e perda de informação decorrente da amostragem de um sinal analógico realizada com frequência inferior ao dobro de sua maior componente espectral original.
- **Atraso de Propagação (t_p):** Intervalo de tempo medido fisicamente entre a transição ativa de disparo de clock na entrada de um elemento sequencial e a correspondente mudança lógica estabilizada na sua saída.
- **BCD (Binary Coded Decimal):** Código ponderado que representa cada dígito decimal de 0 a 9 de forma independente através de um grupo binário composto por 4 bits lógicos.
- **Biestável:** Circuito eletrônico caracterizado por apresentar dois estados de funcionamento elétricos estáveis distintos, atuando como célula fundamental de armazenamento de memória.
- **Bitstream:** Arquivo binário serial estruturado gerado pelo processo de compilação que contém todas as informações de roteamento necessárias para configurar um dispositivo lógico programável físico.
- **CLB (Configurable Logic Block):** Célula construtiva bidimensional elementar repetitiva

e interconectável em um FPGA que implementa funções de hardware combinacionais e registradas.

- **Código Gray:** Código binário não ponderado no qual estados lógicos vizinhos de uma sequência de contagem diferem pela transição física de apenas um único bit de informação.
- **Complemento de 2:** Representação numérica com bit de sinal no MSB obtida somando-se o valor 1 ao LSB do complemento de 1, facilitando a execução de operações aritméticas de subtração de barramentos em hardware.
- **Conversor ADC:** Circuito eletrônico integrado projetado para converter grandezas físicas de tensão contínuas analógicas em representações discretas equivalentes em palavras digitais de dados.
- **Conversor DAC:** Circuito eletrônico projetado para converter palavras de dados binárias digitais lógicas em sinais analógicos elétricos proporcionais.
- **CPLD (Complex PLD):** Dispositivo constituído por múltiplos blocos de lógica programável semelhantes a SPLDs e interconectados de forma determinística por uma matriz de roteamento de barramento.
- **Debounce:** Circuito de filtro físico analógico ou temporização digital desenvolvido para eliminar as oscilações mecânicas espúrias geradas pelos contatos físicos de chaves mecânicas durante transições elétricas.
- **FPGA (Field Programmable Gate Array):** Circuito integrado baseado em SRAM contendo uma matriz bidimensional densa de blocos lógicos CLBs programáveis que permitem implementar sistemas de controle complexos.
- **Inversor (Hex Inverter):** Circuito integrado que reúne múltiplos inversores lógicos independentes em um mesmo encapsulamento (ex: circuito integrado hex inversor comercial 74HC04).
- **K-Map (Mapa de Karnaugh):** Ferramenta gráfica de simplificação baseada em código Gray utilizada para complementar e otimizar funções booleanas compostas de até cinco variáveis independentes.
- **Latch:** Dispositivo biestável de armazenamento assíncrono temporário cujas saídas respondem diretamente aos níveis de tensão aplicados nas entradas lógicas sem coordenação de clock.
- **Lookup Table (LUT):** Elemento de memória rápida em circuitos lógicos configuráveis programado com a tabela verdade de uma função combinacional para otimizar as transições de chaveamento.
- **Módulo (Modulus):** Número de estados lógicos discretos e únicos que um determinado contador sequencial percorre de forma cíclica antes de reiniciar.
- **Multiplexador (MUX):** Circuito combinacional seletor projetado para rotear os dados lógicos de uma dentre múltiplas linhas de entrada elétricas para uma única linha de saída geral.
- **OLMC (Output Logic Macrocell):** Macro célula eletrônica de saída programável presente em GALs que gerencia e configura estados de saída em formatos combinacionais ou registrados síncronos.
- **Overflow:** Erro de estouro de capacidade física de representação de bits em barramentos aritméticos que ocorre quando a soma aritmética gera um transbordo que altera o bit de sinal de dados.
- **Paridade:** Bit complementar adicionado a um barramento de comunicação digital com o objetivo de assegurar que a quantidade total de bits lógicos "1" de cada palavra seja sempre par ou ímpar.

- **POS (Product of Sums):** Notação matemática booleana na qual termos contendo operações OR são combinados por meio de uma operação AND.
- **SOP (Sum of Products):** Notação matemática na qual múltiplos termos contendo operações AND são somados logicamente por meio de uma operação geral OR.
- **Terminal Count (TC):** Sinalizador digital lógico gerado por contadores sequenciais ao atingirem o estado de contagem limite de sua sequência, sendo empregado na ativação e habilitação de cascadeamentos.
- **Tempo de Hold (t_h):** Intervalo de tempo mínimo que o nível de tensão de dados deve permanecer inalterado na entrada após a transição ativa de disparo do clock.
- **Tempo de Setup (t_s):** Intervalo de tempo mínimo exigido pelos circuitos digitais para que o nível de tensão de dados de entrada esteja perfeitamente estabilizado antes do clock.
- **Transbordo (Carry):** Bit de transporte aritmético gerado durante operações de adição quando a soma lógica excede a representação máxima da coluna.
- **Volatilidade:** Característica física de dispositivos de silício e células de armazenamento de dados na qual a perda de alimentação de energia elétrica do circuito apaga as informações internas.